Skip to content
GitLab
Explore
Sign in
Explore projects
Most starred
Trending
Active
Inactive
All
View averaging_filter_verilog project
A
Learn Engee / Examples / codegen /
averaging_filter_verilog
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View CIC_gen project
C
Learn Engee / Examples / codegen /
CIC_gen
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View QPSK_and_FIR_verilog project
Q
Learn Engee / Examples / codegen /
QPSK_and_FIR_verilog
0
Updated
Apr 07, 2026
0
0
1
0
Updated
Apr 07, 2026
View OPSK_verilog project
O
Learn Engee / Examples / codegen /
OPSK_verilog
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View Verilog_counter project
V
Learn Engee / Examples / codegen /
Verilog_counter
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View fir_gen project
F
Learn Engee / Examples / codegen /
fir_gen
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View qpsk_and_fir_verilog_v2 project
Q
Learn Engee / Examples / codegen /
qpsk_and_fir_verilog_v2
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View Verilog_Code_Generation_Tutorial project
V
Learn Engee / Examples / codegen /
Verilog_Code_Generation_Tutorial
0
Updated
Apr 07, 2026
0
0
0
0
Updated
Apr 07, 2026
View 19. Возможности генерации кода Verilog project
1
Иванов Никита Валерьевич /
19. Возможности генерации кода Verilog
0
Updated
Apr 05, 2026
0
0
0
0
Updated
Apr 05, 2026
View 19. Возможности генерации кода Verilog project
1
Самусик Константин Александрович /
19. Возможности генерации кода Verilog
Изучение Verilog
0
Updated
Apr 04, 2026
0
0
0
0
Updated
Apr 04, 2026
View 19. Возможности генерации кода Verilog project
1
Подшивалин Андрей Николаевич /
19. Возможности генерации кода Verilog
0
Updated
Apr 03, 2026
0
0
0
0
Updated
Apr 03, 2026
View 19. Возможности генерации кода Verilog project
1
Яблонцев Никита Алексеевич /
19. Возможности генерации кода Verilog
0
Updated
Apr 01, 2026
0
0
0
0
Updated
Apr 01, 2026
View 19. Возможности генерации кода Verilog project
1
Бакланова Дарья Артемовна /
19. Возможности генерации кода Verilog
0
Updated
Mar 31, 2026
0
0
0
0
Updated
Mar 31, 2026
View 19. Возможности генерации кода Verilog project
1
К Сергей Л /
19. Возможности генерации кода Verilog
Возможности генерации кода Verilog (Project slug: verilog_code_generation)
0
Updated
Mar 31, 2026
0
0
0
0
Updated
Mar 31, 2026
View 19. Возможности генерации кода Verilog project
1
Корноухов Андрей /
19. Возможности генерации кода Verilog
0
Updated
Mar 31, 2026
0
0
0
0
Updated
Mar 31, 2026
View 19. Возможности генерации кода Verilog project
1
Грибко Артём /
19. Возможности генерации кода Verilog
0
Updated
Mar 31, 2026
0
0
0
0
Updated
Mar 31, 2026
View 19. Возможности генерации кода Verilog project
1
Мягков Александр Сергеевич /
19. Возможности генерации кода Verilog
0
Updated
Mar 31, 2026
0
0
0
0
Updated
Mar 31, 2026
View 19. Возможности генерации кода Verilog project
1
Щигорев Евгений /
19. Возможности генерации кода Verilog
0
Updated
Mar 30, 2026
0
0
0
0
Updated
Mar 30, 2026
View 19. Возможности генерации кода Verilog project
1
Денисов Борис Александрович /
19. Возможности генерации кода Verilog
0
Updated
Mar 29, 2026
0
0
0
0
Updated
Mar 29, 2026
View 19. Возможности генерации кода Verilog project
1
Корса Ярослав /
19. Возможности генерации кода Verilog
0
Updated
Mar 29, 2026
0
0
0
0
Updated
Mar 29, 2026
Prev
Next