19. Возможности генерации кода Verilog