Skip to content
GitLab
Explore
Sign in
87 forks: 87 public, 0 internal, and 0 private
Created date
View 19. Возможности генерации кода Verilog project
Shemarova Olga /
19. Возможности генерации кода Verilog
Отправляю ДЗ №19 на проверку.
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Муравьев Артем Артурович /
19. Возможности генерации кода Verilog
add homework
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Крылов Владислав Вячеславович /
19. Возможности генерации кода Verilog
feat: all tasks done
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Волков Вячеслав /
19. Возможности генерации кода Verilog
ДЗ
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Bannykh Viacheslav /
19. Возможности генерации кода Verilog
Sending homework for verifying.
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Бадалан Дмитрий /
19. Возможности генерации кода Verilog
ДЗ_19 готово
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Гришин Александр Владимирович /
19. Возможности генерации кода Verilog
отмучился, все сделал
0
Updated
Mar 24, 2026
0
0
0
0
Updated
Mar 24, 2026
View 19. Возможности генерации кода Verilog project
Колчин Игорь Алексеевич /
19. Возможности генерации кода Verilog
Выполнил ДЗ 19
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Денисов Борис Александрович /
19. Возможности генерации кода Verilog
Сделано
0
Updated
Mar 29, 2026
0
0
0
0
Updated
Mar 29, 2026
View 19. Возможности генерации кода Verilog project
Петров Сергей /
19. Возможности генерации кода Verilog
ДЗ 4 модуль 5 (19) не моделируется код, посмотрю разбор
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Белов Михаил Николаевич /
19. Возможности генерации кода Verilog
Выполнено
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Михайлов Михаил Сергеевич /
19. Возможности генерации кода Verilog
ДЗ М5Л19
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Бордуков Богдан /
19. Возможности генерации кода Verilog
выполнение задания 3 - расчет площадей треугольника из вектора сторон и высот
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Ильин Александр /
19. Возможности генерации кода Verilog
Два задания выполнил. На третье нет времени, посмотрю в разборе.
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Nikitin Alexander /
19. Возможности генерации кода Verilog
add homework
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Рунич Алексей /
19. Возможности генерации кода Verilog
Домашнее задание на проверку
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Воронько Андрей /
19. Возможности генерации кода Verilog
выполнено
0
Updated
Mar 23, 2026
0
0
0
0
Updated
Mar 23, 2026
View 19. Возможности генерации кода Verilog project
Ильинский Андрей /
19. Возможности генерации кода Verilog
add homework
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Козлов Владимир /
19. Возможности генерации кода Verilog
add homework
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
View 19. Возможности генерации кода Verilog project
Цветков Василий /
19. Возможности генерации кода Verilog
ДЗ
0
Updated
Mar 22, 2026
0
0
0
0
Updated
Mar 22, 2026
Prev
1
2
3
4
5
Next
